banner
关于合明 资讯中心

2019-07-15

J8彩票测清洗合明科技介绍:芯片封装各种类型

发布者:合明科技Unibright ; 浏览次数:234

J8彩票测清洗合明科技介绍:芯片封装各种类型

1DIP

DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求,制造成本较低,较易实现封装自动化印测试自动化,因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm),并占用PCB板较多的空间,为此出现了SHDIP和SKDIP等改进形式,它们在减小引脚节距和缩小体积方面作了不少改进,但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式,因而使它的应用受到很大限制。
半导体封测清洗合明科技88.jpg

2PGA

为突破引脚数的限制,20世纪80年代开发了PGA封装,虽然它的引脚节距仍维持在2.54mm或1.77mm,但由于采用底面引出方式,因而引脚数可高达500条~600条。

 

3SOP

随着表面安装技术 (surface mounted technology, SMT)的出现,DIP封装的数量逐渐下降,表面安装技术可节省空间,提高性能,且可放置在印刷电路板的上下两面上。 SOP应运而生,它的引脚从两边引出,且为扁平封装,引脚可直接焊接在PCB板上,也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现,但引脚数仍受到限制。

 

4QFP

QFP也是扁平封装,但它们的引脚是从四边引出,且为水平直线,其电感较小,可工作在较高频率。引脚节距进一步降低到1.00mm,以至0.65 mm和0.5 mm,引脚数可达500条,因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下,SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式,也是目前生产最多的一种封装形式。
方形扁平封装-QFP (Quad Flat Package)
[特点] 引脚间距较小及细,常用于大规模或超大规模集成电路封装。必须采用SMT(表面安装技术)进行焊接。操作方便,可靠性高。芯片面积与封装面积的比值较大。
小型外框封装-SOP (Small Outline Package)
[特点] 适用于SMT安装布线,寄生参数减小,高频应用,可靠性较高。引脚离芯片较远,成品率增加且成本较低。 芯片面积与封装面积比值约为1:8
小尺寸J型引脚封装-SOJ (Smal Outline J-lead)
有引线芯片载体-LCC (Leaded Chip Carrier)

据1998年统计,DIP在封装总量中所占份额为15%,SOP在封装总量中所占57%, QFP则占12%。预计今后DIP的份额会进一步下降,SOP也会有所下降,而QFP会维持原有份额,三者的总和仍占总封装量的80%。
以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成,环氧树脂的耐湿性好,成本也低,所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点,但成本较高,在对散热性能、电特性有较高要求时,或者用于国防军事需求时,常采用陶瓷包封。

5PLCC

PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package)),所以采用片式载体是因为有时在系统中需要更换集成电路,因而先将芯片封装在一种载体(carrier)内,然后将载体插入插座内,载体和插座通过硬接触而导通的。这样在需要时,只要在插座上取下载体就可方便地更换另一载体。

6LCC

LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC,但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变,载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。

7TAB

TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架;再在聚酰亚胺层和铜层上制作出小孔,将金属填入铜图形的小孔内,制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来,再由铸塑技术加以包封。它的优点是由于不存在内引线高度问题.因而封装厚度很薄,此外可获得很小的引脚节距(如0.5mm,0.25 mm)而有1000个以上的引脚等,但它的成本较高,因而其应用受到限制。

8BGAJ8彩票封装
当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“Cross Talk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。

9PGA插针网格阵列封装
PGA (Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。 PGA封装具有以下特点: 1.插拔操作更方便,可靠性高。2.可适应更高的频率。

BGA是近10年来兴起的新型封装技术。PGA封装表明外引出脚从底部引出比从边沿引出要优越,因为它在不需要缩小引脚节距的条件下可大幅度增加引脚数,引脚数的增加不会引起占用PCB板面积的增加。
但PGA仍是插装式,它会影响多层PCB板的布线,因为PGA底部的PCB板面积被通孔所占用,PCB板的布线必须绕道而过。采用表面安装技术的BGA是球焊阵列,不再采用针栅,因而它不仅保持了PGA引脚在底部引出的优点,而且通过将引出脚改为球形,进一步缩短了引脚的长度,并对信号传输的完整性带来好处。另一个突出的优点是它的失效率比QFP要明显的低,如1.5 mm节距时,有225条球形引脚时的BGA,其失效率可低于0.5 ppm (part per million)。正是由于上述优点,预计未来几年中BGA将会保持较高的增长率。BGA封装的剖面示意图见图7。BGA与PCB之间的连接装配示意图见图8。


10、芯片尺寸封装CSP

芯片尺寸封装CSP (Chip Size Package)是近年来发展起来的一种新封装技术。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。 CSP的定义为:封装周长等于或小于芯片裸片周长的1.2倍,或者封装面积小于裸片面积的1.5倍。因而CSP的封装效率(指硅片面积与封装后的总面积之比)比QFP和BGA都要高。CSP有一些不同的结构,如挠性基板的插入式、陶瓷刚性基板的插入式、面阵列凸焊点式和片上引脚式(1ead on chip)等。如LOC,它与以往的封装结构不同,它不再将芯片先粘接在基板上,面是直接粘接在引脚框架上(即取消基板),这样可缩小封装侧面到芯片之间的距离(可缩小到0.4mm~0.5 mm)。

 


【阅读提示】

以上为合明科技在工业清洗方面的经验的累积,我们是国内自主掌握核心水基清洗技术的先创品牌,在水基清洗、环保清洗方面有着丰富的经验,也成为了IPC清洗标准主席单位。但是因为工业清洗问题内容广泛,没办法面面俱到,本文只对常见问题作分析,随着电子产业的不断更新换代,新的工艺问题也不断出现,本公司自成立以来不断追求产品的创新,做到与时俱进,熟悉各种生产复杂工艺,力争能为客户提供全方位的工业清洗解决方案。

 

【免责声明】

1. 以上文章内容仅供读者参阅,具体操作应咨询技术工程师等;

2. 内容为作者个人观点, 并不代表本网站赞同其观点和对其真实性负责,本网站只提供参考并不构成投资及应用建议。本网站上部分文章为转载,并不用于商业目的,如有涉及侵权等,请及时告知我们,我们会尽快处理。

3. 除了“转载”之文章,本网站所刊原创内容之著作权属于合明科技网站所有,未经本站之同意或授权,任何人不得以任何形式重制、转载、散布、引用、变更、播送或出版该内容之全部或局部,亦不得有其他任何违反本站著作权之行为。“转载”的文章若要转载,请先取得原文出处和作者的同意授权。

4. 本网站拥有对此声明的最终解释权。

上门试样申请 0755-26415802 top